

جلد ۴- شماره ۱- سال ۱۳۹۸



طراحی و پیادهسازی گیتهای NOT، AND و XOR برگشتپذیر در سیستمهای مبتنی بر نانو تکنولوژی

مريم شاويسي ^۱*، عباس رضايي ^۲

۱- کارشناسی ارشد، گروه مهندسی برق، دانشکده انرژی، دانشگاه صنعتی کرمانشاه
۲- استادیار گروه مهندسی برق، دانشکده انرژی، دانشگاه صنعتی کرمانشاه

*Maryam.shavisi.91@gmail.com

ارسال: دی ماه ۹۷ پذیرش: فروردین ماه ۹۸

چکیدہ

در فناوری نانو و محاسبات کوانتومی مدرن، منطق بر گشت پذیر نقش مهمی ایفا می کند زیرا در گیتهای بر گشت پذیر به دلیل پاک کردن عملیات بیتی می توان از اتلاف توان جلو گیری کرد، در این مقاله ضمن معرفی گیتهای بر گشت پذیر متداول، چگونگی پیاده سازی گیتهای NOT، MOR و XOR با بکارگیری گیتهای برگشت پذیر بررسی و استفاده از نار نیستورهای اثر میدان نانولوله کربنی جهت پیاده سازی گیتهای بر گشت پذیر در سطح مداری باهدف غلبهبر مشکلات ناشی از کاهش ابعاد در تکنولوژی CMOS پیشنهاد می شود، نتایج شبیه سازی بیانگر این است که اگر با ولتاژ تغذیه ۸/۰ ولت، برای ایجاد یک گیت NOT از گیت بر گشت پذیر Repman استفاده شود، متوسط توان مصرفی ۲۰۷۰ (و با استفاده از گیت بر گشت پذیر آSour از گیت بر گشت پذیر Repman استفاده شود، متوسط توان مصرفی ۲۰۷۰ (با استفاده از گیت بر گشت پذیر Pores، Fredkin داده شده می شود. برای گیت AND نیز اگر از گیتهای برگشت پذیر مراه ایجاد یک گیت Tof از گیت بر گشت پذیر Repman استفاده شود، متوسط توان مصرفی ۲۰/۹۰ (و با استفاده از گیت بر گشت پذیر Redkin، ۹۹/۹۹ کاهش داده شده می شود. برای گیت AND نیز اگر از گیتهای برگست پذیر ۲۰/۹۰ کاهش می یابد، همچنین اگر از خروجی Q گیتهای بر گشت پذیر Repman و Peres است که ای به به به به به به به به برای دو ورودی استفاده شود، با ولتاژ تغذیه ۵/۰ ولت مقدار متوسط توان مصرفی به ترتیب، ۲۹/۹۷ کاهش داده می شود، برای شبیه سازی مدارها نیز از کتابخانه ترانزیستور CNTFET در نرم افزار Hspice استفاده است.

كلمات كليدى: گيت پايه، گيت برگشت پذير، ترانزيستور نانولوله كربنى، متوسط توان مصرفى.

1- مقدمه

در مدار دیجیتال اطلاعات توسط سطح منطقی صفر و یا سطح منطقی یک نشان داده می شود، این سطوح منطقی به عنوان بیت شناخته می شوند، عملیات بازنویسی و پاک کردن این بیت ها منجر به مصرف انرژی می شود، لانداور در سال ۱۹۶۰ بیان کرد که یک بیت اطلاعات دارای انرژی مصرفی K * T * Ln2 است که K ثابت بولتزمن و T درجه دمای مطلق است[1]. بنّت در سال ۱۹۷۳ نشان داد که انرژی مصرفی به طور مستقیم با تعداد بیت های از دست رفته مرتبط است و برای حل مشکل توان مصرفی، گیت های منطقی بر گشت پذیر می توانند مورداستفاده قرار گیرند، همچنین نشان داد که در انجام محاسبات به صورت بر گشت پذیر

انرژی از بین نمی رود یعنی برای جلوگیری از اتلاف انرژی در مدارها، باید گیتها بهصورت بر گشتیذیر ساخته شوند[۲]. بر گشت پذیری در محاسبات به معنی آن است که هیچ اطلاعاتی در حین مراحل پردازش از بین نخواهد رفت. منطق بر گشت پذیر علاوه بر طراحی مدارهای CMOS با توان مصرفی کم، کاربردهای فراوان دیگری در حوزههای مختلف محاسباتی و پردازشی نظیر پردازش کوانتومی، پردازش نوری، محاسبات مبتنی بر DNA و سیستمهای مبتنی بر تکنولوژی نانو دارد[۳]. با توجه به پیش بینی آقای مور[۴]، در مورد نصف شدن ابعاد ترانزیستورها در فاصله زمانی هر هجده ماه، امروزه دنیای دیجیتال به دنبال راهکارهای مناسب جهت طراحی مدارهای در مقیاس نانو و حتی کوچک تر از آن بهمنظور بر آورده ساختن نیاز آیندهی سیستم-های پردازشی میباشد. ازاینرو انتظار میرود تمام تکنولوژهای آتی از منطق برگشت پذیر و پردازش کوانتومی بهمنظور کاهش اتلاف انرژی و کاهش سایز المانهای محاسباتی استفاده کنند، همچنین در این مقاله با توجه به مشکلات استفاده از تكنولوژی 'CMOS با كاهش ابعاد مانند افزایش توان مصرفی و جریان نشتی، استفاده از ترانزیستورهای اثر میدان نانولوله كربنی برای کاهش ابعاد تراشههای الکترونیکی پیشنهاد می شود، این ترانز پستورها باهدف اصلی کاهش ابعاد که ساخت یک مدار کوچک، با مصرف انرژی کم بهعنوان یک جایگزین مطلوب برای تکنولوژی CMOS هستند. تاکنون پژوهشگران زیادی روی مباحث مربوط به بررسی گیتهای برگشت پذیر مطالعاتی داشتهاند و از این گیتها برای طراحی مدارهای دیجیتال استفاده کردهاند، ازجمله این تحقیقات می توان به [۵] اشاره کرد که در مقالهی خود برای کاهش توان مصرفی مدارها ضمن معرفی گیتهای بر گشت پذیر متداول، گیت بر گشت پذیر RM را معرفی و با استفاده از این گیت به طراحی شمارندههای ترتیبی همزمان و غیر همزمان پرداختند و توانستند بهینهسازی قابل توجهی در مقدار توان مصرفی و ابعاد مدار داشته باشند. همچنین نویسندگان مقاله[۴] در پژوهش خود با استفاده از گیتهای بر گشت یذیر یک شیفت رجیستر ۸ بیتی طراحی کردند و توانستند مقدار توان مصرفی را ۱۰٪ کاهش دهند. در [۷] اطلاعات مربوط به گیتهای برگشت پذیر متعددی ازجمله Fredkin ،Feynman، TKS ،BjN ،NFT ،NHG ،R ،F2G ،Peres و MCL كه تاكنون طراحي شدهاند، بررسي شده است كه در طراحي ساختارهای پیچیدهتر بهعنوان اجزای اصلی هستند و میتوانند عملیات پیچیدهتر را با ایجاد رایانههای کوانتومی اجرا کنند. در [۸] دو نوع طراحی متفاوت ALU برگشت پذیر با استفاده از نرمافزار Altera Quartus II ارائه شده است، در طرحهای پیشنهادی هشت عمل محاسباتی و چهار عمل منطقی انجام می گیرد. در ساختار پیشنهادی اول از بلوک برگشت پذیر Peres Full Adder Gate (PFAG) بر گشتیذیر استفاده شده است و گیت بر گشتیذیر HNG در طراحی ALU در یاده سازی ساختار دوم مورداستفاده قرار گرفته است. هر دو ساختار پیشنهادی ازنظر پارامترهایی نظیر تعداد گیتهای بر گشت پذیر موردنیاز، خروجیهای اضافی، هزینه کوانتومی و تأخیر انتشار مورد مقایسه و تجزیهوتحلیل قرارگرفتهاند. نتایج شبیهسازی ارائهشده نشان مىدهد كه طراحي ALU بر گشت يذير دوم نسبت به ALU بر گشت يذير پيشنهادي اول و ساختار ALU معمولي عملكر د بهتري دارد. در [۹] پیشنهاد می شود که طراحی مدار ضرب کننده با استفاده از گیتهای بر گشت پذیر انجام گیرد. برای این کار یک گیت ۴×۴ بر گشت یذیر جدید به نام BVF ارائه شده است که می تواند بیت های خروجی ضرب کننده را کیی کند، نتایج نشان داده است که در حدود ۵۰٪ تعداد خروجی های اضافی کاهش داشته است. همچنین هزینه کوانتومی و اندازه مدار که پارامتر های بسیار مهمی در طراحی هستند، کاهش دادهشده است. ضرب کننده پیشنهادشده برای ساخت سیستمهای پیچیدهتر در فناوری نانو و رایانه های کوانتومی مناسب است. در [۱۰] ابتدا یک گیت۲×۲ بر گشت یذیر به نام NLG معرفی شده است، سیس یک مقایسه کننده بر اساس آن طراحی شده است. مهم ترین ویژگی گیت بر گشت پذیر NLG این است که تنها زمانی هر دو ورودی یکسان باشند، مقدار خروجی دوم ۱ است. در این طراحی سطح مدار بر گشت پذیر به میزان قابل قبولی کاهش یافته است. در این مقاله به دلیل استفاده از ترانزیستورهای اثر میدان نانولوله کربنی ۲ در پیادهسازی سطح ترانزیستور مدارهای موردنظر، ابتدا اشارهی

^{1.} Complementary Metal-Oxide-Semiconductor

^{2.}Carbon NanoTube Field Effect Transistor

مختصری به این تکنولوژی خواهیم داشت، سپس با توجه به اهمیت گیتهای برگشتپذیر، به معرفی گیتهای برگشتپذیر متداول پرداخته میشود و در ادامه نیز به چگونگی پیادهسازی گیتهای AND، MOT و XOR با گیتهای برگشتپذیر Peres، Fredkin، Feynman و Toffoli و بیان نتایج شبیهسازی خواهیم پرداخت.

۲- ترانزیستورهای اثر میدان نانولوله کربنی

از نانولولههای کربنی به دلیل خاصیت نیمههادی بودن آنها در ساخت ترانزیستور و رسانایی آنها در ایجاد اتصالات استفاده می شود. نانولولههای تک دیواره نسبت به چند دیواره عملکرد بهتری ازلحاظ رسانایی، پهنای باند، قابلیت پیش بینی یعنی نیمههادی یا رسانایی بودن و کنترل پذیری از خود نشان می دهند، به همین دلیل از آنها در ساخت ترانزیستور استفاده می شود. برای ساخت ترانزیستور، از نانولولههای زیگزاگی استفاده می شود و آنها را به عنوان کانال ارتباطی بین پایه درین و سورس قرار می دهند که باعث ایجاد جریان بین دو پایه می شود. ساختار یک نمونه از این ترانزیستورها در شکل ۱ نشان داده شده است، ویژگی مهم این ترانزیستورها قطر نانولوله و ولتاژ آستانه می باشد که از روابط (۱) و ۲) محاسبه می گردند.

$$D_{CNT} = \frac{\sqrt{3}a_0}{\pi} \sqrt{n^2 + m^2 + nm}$$
(1)
$$V_{th} = \frac{\sqrt{3}a_0}{3ed} V_{\pi}$$
(1)

در این روابط که $a_0 = 0.142$ ساله اتمی میان هر اتم کربن و v_π انرژی پیوند اتم های کربن، e اندازه بار الکتریکی الکترون و d قطر نانولوله کربنی است، n و m نیز بردار کایرال را ایجاد می کنند و در اینجا به دلیل استفاده از نانولوله نوع زیگزاگ، بردار کایرال بهصورت (m,0) انتخاب می شود[۱۱].



شکل ۱– ترانزیستور اثر میدان نانولوله کربنی

3- گیتهای منطقی برگشتپذیر

یک گیت منطقی در صورتی برگشت پذیر است که بردار ورودی بتواند به طور منحصر به فردی از بردار خروجی بازیابی شود، همچنین بین ورودی و خروجی یک ارتباط یک به یک وجود داشته باشد. در این گیت ها تعداد ورودی ها و خروجی ها یکسان است، برای ساخت یک مدار برگشت پذیر باید از گیت های برگشت پذیر استفاده شود. گیت های منطقی برگشت پذیر دارای پارامتر هایی مانند هزینه کوانتومی، ورودی ثابت، خروجی اضافی است، همچنین تأخیر در مدار و تعداد ترانزیستورهای استفاده شده، عوامل مهمی در طراحی هر ساختار منطقی برگشت پذیر می باشند. هدف اصلی از طراحی مدارهای برگشت پذیر به حداقل رساندن هزینه کوانتومی و تعداد خروجی اضافی است (۱۲]. در ادامه به تعریف این پارامترها و بررسی گیت های برگشت پذیر به پذیر معکوس کننده، آو بردسی گیت های بود که اصلی از طراحی مدارهای بر گشت پذیر می بر در ادامه به تعریف این پارامترها و بررسی گیت های برگشت ب پذیر معکوس کننده، محوس کننده، آو به محوله می او منافی است (۱۲]. در ادامه به تعریف این پارامترها و بررسی گیت های بر گشت ب پذیر معکوس کننده، محوست که محمد می محمد می می می می می می بر می بر می می می بر کشت می می بر کشت به بر گشت بر م **هزینه کوانتومی':** تعداد گیتهای برگشتپذیر پایه با اندازههای (۱×۱) و (۲×۲) که به ترتیب دارای ارزش کوانتومی صفر و یک میباشند و هر مدار منطقی برگشتپذیر میتواند با این گیتهای ابتدایی تحقق یابد، هزینه کوانتومی آن مدار نامیده میشود[۵].

خروجیهای اضافی^۲: برای اطمینان از برگشت پذیر بودن، تعداد ورودیها و خروجیها باید یکسان باشند، بنابراین امکان دارد گاهی اوقات تمام خروجیهای گیت برگشت پذیر در مرحله بعدی استفاده نشوند و برخی از آنها برای حفظ برابری بین تعداد ورودیها و خروجیها استفاده شود، این خروجیها بهعنوان خروجی بلااستفاده شناخته میشوند، رابطهی بین تعداد خروجیهای اضافی و ورودیها ثابت مطابق رابطه ۳ است[۵].

$input + cons \tan t input = output + garbage$

ورودی ثابت ^۳: به ورودی های صفر و یکی که به تابع اضافه می شود تا گیت را به گیت بر گشت پذیر تبدیل کند، ورودی ثابت نامیده می شود[۱۳].

تأخیر: تأخیر به معنای زمان رسیدن ورودی به خروجی از طریق کوتاه ترین مسیر یک مدار منطقی است، همچنین می تواند به عنوان حداکثر تعداد گیت در مسیر ورودی به خروجی تعریف گردد، این تعاریف بر اساس دو فرضیه است، فرض اول این است که هر گیت یک زمان واحد برای محاسبه هر خروجی از ورودی می باشد، این واحد می تواند به عنوان 1Δ باشد، فرض دوم می گوید که روند محاسبات زمانی آغاز می شود که تمام ورودی های آن مدار موجود باشند. اگر تعداد کل گیت های بر گشت-پذیر در هر کوتاه ترین مسیر از ورودی به خروجی عمق منطقی نامیده شود، این عمق می تواند به عنوان اندازه گیری تأخیر در نظر گرفته شود. گیت های بر گشت پذیر پایه با اندازه های (۱×۱) و (۲×۲) دارای تأخیر یک هستند[۵].

۳-1- گیت معکوس کننده

(٣)

یک گیت برگشتپذیر (۱×۱) با هزینهی کوانتومی صفر است و یکی از اصلی ترین گیتهای برگشتپذیر به شمار می آید. همان طور که از اسم این گیت پیداست در خروجی مقدار متمم ورودی حاصل خواهد شد[۱۴]. نمودار بلوکی و نقطه کوانتومی این گیت در شکل ۲ قابل مشاهده است.



Feynman کیت برگشتپذیر –۲–۳

این گیت به صورت یک گیت برگشت پذیر (۲×۲) می باشد، که شامل دو ورودی و دو خروجی است. ورودی و خروجی های این گیت به ترتیب برابر با (A,B) و (A,⊕B) است. نمودار بلوکی و ساختار کوانتومی این گیت در شکل۳ نشان داده شده است [۱۴]. در واقع این عملکردی همانند گیت XOR دارد. از این گیت می توان برای تولید فن آوت در خروجی استفاده کرد. فن آوت در مدارهای برگشت پذیر مجاز نیست، زیرا هر فن آوت یک ورودی و دو خروجی دارد، اما با صفر قرار دادن ورودی B در این گیت، مقدار ورودی A دو بار در خروجی تولید می شود که همان عملکرد فن آوت است. این گیت به اختصار FG

^{1.}Quantum Cost

^{2.} Garbage Output

^{3.} Constant Input

نامیده می شود، میزان هزینهی کوانتومی این گیت برابر یک است. این گیت چون (۲×۲) است، برای محاسبهی هزینه کوانتومی در سایر گیتها استفاده می شود [۱۵].



شکل۳- بلوک دیاگرام و نمایش نقطه کوانتومی گیت بر گشت پذیر Feynman

Fredkin کیت برگشت پذیر –۳–۳

گیت Fredkin، یک گیت برگشت پذیر سه ورودی- سه خروجی (۳×۳) می باشد که توجه زیادی را به خود جلب کرده است. این گیت یک گیت کنترل شده به وسیله ورودی کنترل A است و برای جابجایی دو مقدار استفاده می شود. وقتی که 0=A باشد، B=Qe S=P است و همچنین اگر 1=Aباشد در این صورت S=Qe B=Rاست. ساختار بلوکی و نمودار نقطه کوانتومی این گیت در شکل ۴ نشان داده شده است[۱۵]، هزینه کوانتومی این گیت پنج است. در محاسبه یه هزینه ی کوانتومی این گیت باید توجه داشت که هر گاه گیتهای Feynman و v - Controlled و v - V - Controlled به صورت ماند . مانند قسمتهای مشخص شده در شکل ۴ میزان کل هزینه ی کوانتومی از دو به یک کاهش می یابد.



شکل ۴ - بلوک دیاگرام و نمودار نقطه کوانتومی گیت بر گشت پذیر Fredkin

۳-۴-۳ گیت برگشتیذیر Toffoli

گیت Toffoli یک گیت برگشت پذیر سه ورودی- سه خروجی (۳×۳) می باشد. این گیت که به اختصار TG نامیده می شود، دو ورودی از سه ورودی خود را به خروجی منتقل می کند. اگر دو ورودی اول برابر باشند، مکمل ورودی آخر به خروجی آخر منتقل می شود، در غیر این صورت ورودی آخر در خروجی آخر تکرار می شود. برای این گیت، نمودار بلوکی و نمایش نقطه کوانتومی در شکل ۵ ارائه شده است. میزان هزینه یکوانتومی این گیت پنج است، برای محاسبه ی هزینه یکوانتومی از گیت های کنده ای کوانتومی این گیت که به محمل ورودی آخر به خروجی آخر کوانتومی در شکل ۵ ارائه شده است. میزان هزینه یکوانتومی این گیت پنج است، برای محاسبه ی هزینه یکوانتومی از گیت های کنترل شده $V = V \times V$ و $V = V \times V = V \times V$



Peres کیت برگشتیذیر -۵-۳

گیت peres، یک گیت برگشت پذیر سه ورودی– سه خروجی (۳×۳) می باشد که به اختصار PG نامیده می شود. در این گیت اگر ورودی سوم صفر باشد، خروجی سوم معادل AND منطقی دو ورودی اول تعریف می شود. هزینه کوانتومی این گیت چهار است و از ترکیب دو گیت Feynman و Toffoli ایجاد شده است. سه خروجی این گیت به صورت A = A، $D \oplus A = Qe$ $D \oplus A = A$ به دست می آیند. ساختار بلوکی و نمایش نقطه کوانتومی این گیت در شکل ۶ قابل مشاهده است، همچنین در این گیت وقتی 0 = D باشد، در این صورت A = A = g است، بنابراین یک نیم جمع کننده را محقق می سازد[۱۵].



۴- پیاده سازی گیتهای AND ،NOT و XOR برگشت پذیر با استفاده از تکنولوژی CNTFET

در گیت Feynman درصورتی که ورودی دوم یک در نظر گرفته شود، آنگاه در خروجی معکوس ورودی اول ایجاد می شود. همان طور که در بلوک دیاگرام شکل ۷ نشان داده شده است، در این حالت از خروجی گیت Feynman هم سیگنال اصلی و هم معکوس آن ایجاد می شود. همچنین در این گیت اگر ورودی دوم صفر باشد، این گیت به عنوان بافر می باشد و هر دو خروجی همان ورودی اول می باشند. سیگنال خروجی این گیت مطابق شکل ۸ خواهد بود. در گیت Fredkin نیز، درصورتی که ورودی -های دوم و سوم مطابق شکل ۹ انتخاب شود، در خروجی سیگنالی معکوس با سیگنال اصلی ایجاد می شود. سیگنال خروجی این گیت در شکل ۱۰ نشان داده شده است. گیت های پیشنهادی با استفاده از ترانزیستورهای اثر میدان نانولوله کربنی پیاده سازی شده اند و مقایسه پارامترهای متوسط توان مصرفی، تأخیر در خروجی معکوس کننده و 'PDP در این گیت ها بر اساس نمودار موجود در شکل ۱۱ نشان داده شده است. این نتایج نشان می دهد که استفاده از گیت Fredkin می شود. به کاهش چشمگیری در موجود در شکل ۱۱ نشان داده شده است. این نتایج نشان می دهد که استفاده از گیت Fredkin می میدان نانولوله کربنی پیاده سازی موجود در شکل ۱۱ نشان داده شده است. این نتایج نشان می دهد که استفاده از گیت Fredkin می و راین گیت ها بر اساس نمودار موجود در شکل ۱۱ نشان داده شده است. این نتایج نشان می دهد که استفاده از گیت Fredkin میر به کاهش چشمگیری در



شکل ۷ - گیت NOT با استفاده از گیت بر گشت پذیر Feynman

1. Power Delay Product



شکل ۸ - نتیجه شبیه سازی گیت NOT با استفاده از گیت بر گشت پذیر Feynman



شکل ۹ - گیت NOT با استفاده از گیت برگشت پذیر Fredkin



شکل ۱۰ - نتیجه شبیه سازی گیت NOT با استفاده از گیت بر گشت پذیر Fredkin



شکل ۱۱ - مقایسه پارامترهای اصلی گیت NOT با استفاده از گیتهای برگشت پذیر

خروجی AND را می توان با استفاده از هر کدام از گیتهای Peres ، Fredkin و Toffoli ایجاد کرد، برای این کار باید ورودی سوم در هریک این گیتها صفر در نظر گرفته شود، در این حالت خروجیهای ایجادشده مطابق شکل ۱۲ خواهد بود.





شکل ۱۳ - نتیجه شبیه سازی گیت AND با استفاده از گیت بر گشت پذیر Fredkin



شکل ۱۴ - نتیجه شبیه سازی گیت AND با استفاده از گیت برگشت پذیر

گیتهای برگشتپذیر Feynman و Peres در خروجی Q خود، خروجی XOR را ایجاد می کنند. نتایج شبیهسازی این گیتها به ترتیب در شکلهای ۱۵ و ۱۶ قابل مشاهده است، در شکل ۱۷ نیز مقایسه گیتهای XOR پیادهسازی شده، ارائهشده است.









شکل ۱۷ - نتیجه شبیه سازی گیت XOR با استفاده از گیت بر گشت پذیر

در جدول ۲ نتایج پیادهسازی گیتهای NOT، NOT و XOR بر گشت پذیر با استفاده از ترانزیستورهای اثر میدان نانولوله کربنی ارائه شده است، این نتایج بیانگر این است که اگر با ولتاژ تغذیه ۵/۰ ولت، برای ایجاد یک گیت NOT از گیت بر گشت-پذیر Feynman استفاده شود، نسبت به مرجع [۱۶]، متوسط توان مصرفی ۹۷/۲۰٪ و با استفاده از گیت بر گشت پذیر Fredkin، ۱۹۹/۹۹٪ کاهش داده شده است. برای گیت AND نیز اگر از گیتهای بر گشت پذیر Fredkin، و ۲۰ استفاده از گیت بر گشت پذیر ۹۹ مقدار متوسط توان مصرفی با ولتاژ تغذیه ۹/۰ ولت نسبت به مرجع [۱۷] به تر تیب ۹۵/۴۵٪، ۹۵/۴۷٪ و ۴۰/۸۹٪ کاهش می یابد، همچنین اگر از خروجی Q در گیتهای بر گشت پذیر Peres به عنوان گیت ANP به عنوان کیت XOR برای دو ورودی استفاده شود، با ولتاژ تغذیه ۵/۰ ولت مقدار متوسط توان مصرفی نسبت به مرجع [۱۷] به ترتیب، ۹۹/۹۷٪ و ۹۹/۷۸٪ کاهش داده می شود، این نتایج با تنظیم پارامترهای مربوط به ترانزیستورهای اثر میدان نانولوله کربنی مطابق جدول ۳ بهدست آمده است.

متوسط توان	تولياد تالنيستين	ولتاژ تغذيه (ولت)	تكنيا بشمار	پارامتر	
مصرفی (W)	فللاد تراتر يستور		تطولوري	مدار ديجيتال	
114/.Vfe9	۲	١/٢	-	مرجع[١۴]	گیت NOT
*/*** e -• *	۶	۰/۵	CNTFET	Feynman	
۱/۰ ۸۳ e –۰۸	۴	۰/۵	CNTFET	Fredkin	
1/19e -•9	۴	١	۰/۱۳umCMOS	مرجع[1۷]	گیت AND
۱/۷۹۵е –۰۸	۴	•/٩	CNTFET	Fredkin	
1/• &Ae -• Y	۱۲	•/٩	CNTFET	Peres	
1/¥¥1e -+¥	Ŷ	•/٩	CNTFET	Toffoli	
۳۵/VIFe –۰۵	۴	١	۰/۱۳umCMOS	مرجع[١٧]	گیت XOR
¥/۹۲۱e –۰۸	9	۰/۵	CNTFET	Feynman	
V/AYVe -+V	۱۲	۰/۵	CNTFET	Peres	

جدول ۲ - مقایسه گیتهای NOT، AND و XOR بر گشت پذیر

جدول ۳ - مقادير پارامترهای قابل تنظيم CNTFET ها

پارامتر	گیت NOT		گیت AND			گیت XOR	
	Feynman	Fredkin	Fredkin	Peres	Toffoli	Feynman	Peres
Vdd(V)	۰/۵	۰/۵	٠/٩	٠/٩	•/٩	۰/۵	۰/۵
Ν	٣	٣	٣	٣	٣	٣	٣
Lg(nm)	۳۲	۳۲	۳۲	۳۲	۳۲	۳۲	۳۲
Tox(nm)	۴	۴	۴	۴	۴	۴	۴
Kox	18	۴	18	18	18	18	19
Pitch(nm)	۲.	۲.	۲.	۲.	۲۰	۲.	۲۰
Chiral vector	(۹ و ۳۴)	(۹ و ۴۳)	(۹ و ۴۳)	(۹ و ۴۳)	(۹ و ۴۴)	(۰ و ۳۴)	(۹ و ۴۳)

۵- نتیجهگیری

با توجه به اینکه در سالهای اخیر، منطق بر گشت پذیر به عنوان یکی از راهکارهای نوین در طراحی مدارهای دیجیتالی کم مصرف در مقیاس نانو شناخته شده است، در این مقاله به چگونگی پیاده سازی گیت های اصلی در مدارهای دیجیتال یعنی AND، NOT و XOR با استفاده از گیت های بر گشت پذیر متداول از جمله Peres، Fredkin، Feynman و Toffol پرداخته شد، همچنین برای پیاده سازی سطح ترانزیستور این گیت ها از ترانزیستورهای اثر میدان نانولوله کربنی استفاده شده است. با توجه به این که اگر با ولتاژ تغذیه ۵/۰ ولت، برای ایجاد یک گیت NOT از گیت بر گشت پذیر معداده شده است. با توجه به این که اگر ۲۰/۷۰٪ و با استفاده از گیت بر گشت پذیر محافل از ترانزیستورهای اثر میدان نانولوله کربنی استفاده شده است. با توجه به این که اگر برگشت پذیر And و با استفاده از گیت بر گذان معرفی با ولتاژ تغذیه ۸/۰ ولت، برای ایجاد یک گیت NOT برگشت پذیر معرفی ای ولتاژ تغذیه ۹/۰ به ترک به توان مصرفی با ولتاژ تغذیه ۹/۰ به تر تیب ۹/۸۶٪ برگشت پذیر ۲۰۸۸۸ و با استفاده از گیت بر گشت پذیر معدار متوسط توان مصرفی با ولتاژ تغذیه ۹/۰ به تر تیب ۸۵/۹۶٪ برای دو ورودی استفاده شود، با ولتاژ تغذیه ۵/۰ ولت مقدار متوسط توان مصرفی به ترتیب، ۹۵/۹۸٪ و ۸۰/۹۸٪ کاهش داده میشود، تأثیر مطلوب استفاده از گیتهای بر گشت پذیر و ترانزیستورهای اثر میدان نانولوله کربنی در کاهش متوسط توان مصرفی چشمگیر است.

6- مراجع

1. Landauer, R. and J.W. Woo, *Minimal energy dissipation and maximal error for the computational process*. Journal of Applied Physics, 1971. **42**(6): p. 2301-2308.

2. Bennett, C.H., *Logical reversibility of computation*. IBM journal of Research and Development, 1973. **17**(6): p. 525-532.

3. Soeleman, H. and K. Roy. Ultra-low power digital subthreshold logic circuits. in Proceedings of the 1999 international symposium on Low power electronics and design. 1999. ACM.

4. Moore, G.E., *Cramming more components onto integrated circuits*. Proceedings of the IEEE, 1998. **86**(1): p. 82-85.

5. Singh, R. and M.K. Pandey. *Design and optimization of sequential counters using a novel reversible gate*. in *Computing, Communication and Automation (ICCCA), 2016 International Conference on*. 2016. IEEE.

6. Kumar, Y.P., B. Kariyappa, and M. Kurian. *Implementation of power efficient 8-bit reversible linear feedback shift register for BIST*. in *Inventive Systems and Control (ICISC), 2017 International Conference on*. 2017. IEEE.

7. Garipelly, R., P.M. Kiran, and A.S. Kumar, *A review on reversible logic gates and their implementation*. International Journal of Emerging Technology and Advanced Engineering, 2013. **3**(3): p. 417-423.

8. Gopal, L., et al. *Design and synthesis of reversible arithmetic and Logic Unit (ALU).* in 2014 International Conference on Computer, Communications, and Control Technology (I4CT). 2014. IEEE.

9. Bhagyalakshmi, H. and M. Venkatesha, *An improved design of a multiplier using reversible logic gates*. International journal of engineering science and technology, 2010. **2**(8): p. 3838-3845.

10. Ni, L., et al. Using new designed NLG gate for the realization of four-bit reversible numerical comparator. in 2010 International Conference on Educational and Network Technology. 2010 .IEEE.

11. Moaiyeri, M.H., et al., *Design and evaluation of energy-efficient carbon nanotube FET-based quaternary minimum and maximum circuits.* Journal of Applied Research and Technology, 2017. **15**(3): p. 233-241.

12. Haghparast, M. and K. Navi, *Design of a novel fault tolerant reversible full adder for nanotechnology based systems*. World Applied Sciences Journal, 2008. **3**(1): p. 114-118.

13. AnanthaLakshmi, A. and G. Sudha, *Design of a Novel Reversible Full Adder and Reversible Full Subtractor*, in *Advances in Computing and Information Technology*. 2013, Springer. p. 623-632.

14. Naguboina, G.C. and K. Anusudha. Design and synthesis of combinational circuits using reversible decoder in Xilinx. in Computer, Communication and Signal Processing (ICCCSP), 2017 International Conference on. 2017. IEEE.

15. Mamun, M., S. Al, and D. Menville, *Quantum cost optimization for reversible sequential circuit.* arXiv preprint arXiv:1407.7098, 2014.

16. Touchaee, B.J. and N. Manavizadeh, *An inverter gate design based on nanoscale S-FED as a function of reservoir thickness*. IEEE Transactions on Electron Devices, 2015. **62**(10): p. 3147-3152.

17. Gupta, R., R. Gupta, and S. Sharma. Performance enhancement of digital gates using threshold logic. in Emerging Electronics (ICEE), 20^r \⁹rd International Conference on. 2016. IEEE.